Docket No.: 57810-086 PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Yoshikazu IBARA : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: February 02, 2004 : Examiner: Unknown

For: METHOD OF FABRICATING SEMICONDUCTOR DEVICE

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-030463, filed February 7, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Registration No. 26,106

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 AJS:tlb Facsimile: (202) 756-8087

Date: February 2, 2004

57810-086 IBARA 500 February 2,2004

# 日本国特許庁 JAPAN PATENT OFFICE

McDermott, Will a Commen

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 2月 7日

出 願 番 号 Application Number:

特願2003-030463

[ST. 10/C]:

[JP2003-030463]

出 願 人
Applicant(s):

三洋電機株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 1月 9日



【書類名】

特許願

【整理番号】

NPC1020075

【提出日】

平成15年 2月 7日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/76

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号

三洋電機株式会社内

【氏名】

井原 良和

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代表者】

桑野 幸徳

【代理人】

【識別番号】

100104433

【弁理士】

【氏名又は名称】

宮園 博一

【手数料の表示】

【予納台帳番号】

073613

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0001887

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項1】 半導体基板の素子分離領域に、第1の溝を形成する工程と、 前記第1の溝内を埋め込むように、絶縁膜からなる第1の膜を形成する工程と

前記第1の溝内に、前記第1の溝よりも深さの大きい第2の溝を形成する工程 と、

前記第2の溝内に埋め込み膜を形成する工程と、

前記第1の膜の余分な堆積部分および前記埋め込み膜の余分な堆積部分を同時 に研磨する工程とを備えた、半導体装置の製造方法。

【請求項2】 前記第1の膜上に、前記第1の膜よりも被覆性の良好な第2の膜を形成する工程をさらに備え、

前記第2の溝を形成する工程は、

前記第2の膜および前記第1の膜をマスクとして、前記半導体基板をエッチングすることによって、前記第1の溝内に、前記第1の溝よりも深さの大きい第2の溝を形成する工程を含む、請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第1の膜は、前記第2の膜よりも良好な埋め込み特性を 有する、請求項2に記載の半導体装置の製造方法。

【請求項4】 前記第1の膜を形成する工程は、

高密度プラズマCVD法を用いて前記絶縁膜からなる第1の膜を形成する工程を含む、請求項1~3のいずれか1項に記載の半導体装置の製造方法。

【請求項5】 前記第2の膜を形成する工程は、

高密度プラズマCVD法以外の形成方法を用いて、前記第1の膜よりも良好な被覆性を有する第2の膜を形成する工程を含む、請求項2~4のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】



この発明は、半導体装置の製造方法に関し、特に、素子分離領域を有する半導体装置の製造方法に関する。

[00002]

## 【従来の技術】

従来、バイポーラトランジスタなどの半導体装置の素子分離技術として、LOCOS(Local Oxidation of Silicon)法で形成したフィールド酸化膜による素子分離に加えて、基板中の高濃度不純物層を分離するための深い溝を形成する方法が知られている。このようなLOCOS法により形成したフィールド酸化膜では、表面の平坦性が悪いとともに、バーズビークに起因する素子分離領域の面積の増大によりさらなる微細化を図るのが困難であるという不都合がある。

#### [0003]

そこで、近年、LOCOS法に代えて、平坦性に優れ、かつ、より微細化が可能なSTI(Shallow Trench Isolation)法を用いた素子分離技術が提案されている(たとえば、特許文献1参照)。

#### [0004]

図13~図23は、従来のSTI法による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。図13~図23を参照して、以下に、、従来の半導体装置の製造プロセスについて説明する。

#### [0005]

まず、図13に示すように、P型シリコン基板101の主表面に、N+型埋め込み層102を形成する。N+型埋め込み層102上に、N型エピタキシャルシリコン層103を形成する。N型エピタキシャルシリコン層103上に、熱酸化法を用いてシリコン酸化膜(SiO $_2$ 膜)104を形成する。シリコン酸化膜104上に、後述するCMP(Chemical Mechanical Polishing)工程でのストッパ膜となるSi $_3$ N $_4$ 膜105を形成する。そして、Si $_3$ N $_4$ 膜105上の所定領域に、レジスト膜106を形成する。

#### [0006]

この後、レジスト膜106をマスクとして、Si3N4膜105およびシリコン

3/



酸化膜104をドライエッチングによってエッチングした後、エピタキシャルシリコン層103の一部をエッチングすることによって、図14に示すような、素子形成領域150を囲むように、浅い溝(Shallow Trench)120を形成する。この後、レジスト膜106を除去する。

## [0007]

次に、図15に示すように、全面に、高密度プラズマCVD法(HDP(High Density Plasma)-CVD法)を用いて、埋め込み特性に優れたHDP-NSG(Non-Doped Silicate Glass)膜107を形成する。この後、Si $_3$ N $_4$ 膜105をストッパ膜として、CMP法を用いて、HDP-NSG膜107の余分な堆積部分を研磨により除去することによって、図16に示されるような、浅い溝120内に埋め込まれた平坦な上面を有するHDP-NSG膜107が形成される。

## [8000]

次に、図17に示すように、HDP-NSG膜107上および $Si_3N_4$ 膜105上に、後述するCMP工程でのストッパ膜となる $Si_3N_4$ 膜108を形成する。そして、 $Si_3N_4$ 膜108上に、CVD法を用いて、シリコン酸化膜( $Si_2$  を形成する。シリコン酸化膜 109 との所定領域に、レジスト膜 100 を形成する。

## [0009]

次に、図18に示すように、レジスト膜110をマスクとして、シリコン酸化膜109、 $Si_3N_4$ 膜108およびHDP-NSG膜107をエッチングすることによって、パターニングする。この後、レジスト膜110を除去することによって、図19に示されるような形状が得られる。

#### [0010]

次に、図20に示すように、シリコン酸化膜109をハードマスクとして、N型エピタキシャルシリコン層103、N+型埋め込み層102およびP型シリコン基板101をエッチングすることによって、N+型埋め込み層102を分離するための深い溝130を形成する。この後、シリコン酸化膜109を除去することによって、図21に示されるような形状が得られる。

## [0011]

次に、図22に示すように、深い溝130を埋め込むとともに、 $Si_3N_4$ 膜108上に延びるように、CVD法を用いてシリコン酸化膜( $SiO_2$ 膜)111を形成する。この後、 $Si_3N_4$ 膜108をストッパ膜として、CMP法を用いて、シリコン酸化膜111の余分な堆積部分を研磨により除去した後、 $Si_3N_4$ 膜108、 $Si_3N_4$ 膜105およびシリコン酸化膜104を除去する。このシリコン酸化膜104の除去の際に、HDP-NSG膜107の表面も削られるので、最終的に、図23に示されるような平坦な上面を有する素子分離領域が形成される。

#### $[0\ 0\ 1\ 2]$

上記のようにして、従来のバイポーラトランジスタ(半導体装置)に用いられる素子分離領域が形成される。その後、素子形成領域150にバイポーラトランジスタ(図示せず)が形成される。

[0013]

## 【特許文献1】

特開平9-8119号公報

#### 【発明が解決しようとする課題】

しかしながら、図13~図23に示した従来の素子分離領域を含む半導体装置の製造方法では、浅い溝120に埋め込まれるHDP-NSG膜107の余分な堆積部分および深い溝130に埋め込まれるシリコン酸化膜111の余分な堆積部分を、それぞれ別々のCMP工程で研磨することにより除去しているため、製造プロセスが複雑化するという問題点があった。また、各CMP工程で、ストッパ膜となるSi $3N_4$ 膜105およびSi $3N_4$ 膜108を形成する必要があるため、これによっても、製造プロセスが複雑化するという問題点があった。また、CMP工程は、製造単価が高いため、2回のCMP工程によって、製造コストが上昇するという問題点もあった。

#### [0014]

この発明は上記のような課題を解決するためになされたものであり、この発明 の1つの目的は、研磨工程の回数を減少させることによって、製造プロセスを簡 略化するとともに製造コストを低減することが可能な半導体装置の製造方法を提供することである。

#### [0015]

この発明のもう1つの目的は、上記の半導体装置の製造方法において、研磨工程の回数を減少させた場合にも、深い溝の形成の際のエッチング時に、エッチング不良が発生するのを抑制することである。

## [0016]

## 【課題を解決するための手段および発明の効果】

この発明の一の局面による半導体装置の製造方法は、半導体基板の素子分離領域に、第1の溝を形成する工程と、第1の溝内を埋め込むように、絶縁膜からなる第1の膜を形成する工程と、第1の溝内に、第1の溝よりも深さの大きい第2の溝を形成する工程と、第2の溝内に埋め込み膜を形成する工程と、第1の膜の余分な堆積部分および埋め込み膜の余分な堆積部分を同時に研磨する工程とを備えている。

#### $\{0017\}$

この一の局面による半導体装置の製造方法では、上記のように、第1の溝内を埋め込むように絶縁膜からなる第1の膜を形成するとともに、第2の溝内に埋め込み膜を形成した後、第1の膜の余分な堆積部分および埋め込み膜の余分な堆積部分を同時に研磨することによって、第1の膜の余分な堆積部分と埋め込み膜の余分な堆積部分とを別々の工程で研磨する場合に比べて、製造プロセスを簡略化することができる。また、研磨工程が1回でよいので、その分、製造コストを低減することができる。

#### [0018]

上記一の局面による半導体装置の製造方法において、好ましくは、第1の膜上に、第1の膜よりも被覆性の良好な第2の膜を形成する工程をさらに備え、第2の溝を形成する工程は、第2の膜および第1の膜をマスクとして、半導体基板をエッチングすることによって、第1の溝内に、第1の溝よりも深さの大きい第2の溝を形成する工程を含む。このように構成すれば、第1の膜として被覆性の悪い膜を用いた場合にも、第2の膜により、第2の溝の形成の際のエッチング時に

、第1の膜の半導体基板表面の段差部近傍の部分が削られて半導体基板の表面が 露出するのを抑制することができる。これにより、第2の溝の形成の際のエッチ ング時に、第1の膜の段差部近傍の半導体基板の表面がエッチングされるのを抑 制することができる。その結果、第2の溝の形成の際のエッチング時に、エッチ ング不良が発生するのを抑制することができる。

## [0019]

この場合、第1の膜は、第2の膜よりも良好な埋め込み特性を有するのが好ま しい。このように構成すれば、第1の膜により第1の溝を良好に埋め込むことが できる。

#### [0020]

上記一の局面による半導体装置の製造方法において、好ましくは、第1の膜を 形成する工程は、高密度プラズマCVD法を用いて絶縁膜からなる第1の膜を形 成する工程を含む。このように構成すれば、容易に、良好な埋め込み特性を有す る第1の膜を形成することができる。

#### [0021]

上記一の局面による半導体装置の製造方法において、好ましくは、第2の膜を 形成する工程は、高密度プラズマCVD法以外の形成方法を用いて、第1の膜よ りも良好な被覆性を有する第2の膜を形成する工程を含む。このように構成すれ ば、たとえば、減圧CVD法や常圧CVD法などの高密度プラズマCVD法以外 の形成方法を用いて第2の膜を形成することによって、容易に、第1の膜よりも 良好な被覆性を有する第2の膜を形成することができる。

## [0022]

#### 【発明の実施の形態】

以下、本発明を具体化した実施形態を図面に基づいて説明する。

## [0023]

図1~図10は、本発明の一実施形態による素子分離領域を含む半導体装置の 製造プロセスを説明するための断面図である。以下、図1~図10を参照して、 本実施形態による素子分離領域を含む半導体装置の製造プロセスについて説明す る。

## [0024]

まず、図1に示すように、P型シリコン基板1上に、N+型埋め込み層2を形成する。N+型埋め込み層2上に、N型エピタキシャルシリコン層3を形成する。なお、P型シリコン基板1、N+型埋め込み層2およびN型エピタキシャルシリコン層3は、本発明の「半導体基板」の一例である。そして、N型エピタキシャルシリコン層3上に、熱酸化法を用いてシリコン酸化膜(SiO2膜)4を約10nmの厚みで形成する。シリコン酸化膜4上に、CMP工程におけるストッパ膜となるSi3N4膜5を約100nmの厚みで形成する。そして、Si3N4膜5上の所定領域に、レジスト膜6を形成する。

#### [0025]

次に、図2に示すように、レジスト膜6をマスクとして、Si3N4膜5およびシリコン酸化膜4をドライエッチングした後、さらに、エピタキシャルシリコン層3を約500nmの厚み分だけエッチングする。これにより、素子形成領域50を囲むように、約500nmの深さを有する浅い溝20が形成される。なお、浅い溝20は、本発明の「第1の溝」の一例である。この後、レジスト膜6を除去する。

#### [0026]

次に、図3に示すように、高密度プラズマCVD法(HDP-CVD法)を用いて、浅い溝20が完全に埋まるように、約600nmの厚みで、HDP-NSG膜7を形成する。この状態では、HDP-NSG膜7の上面は、N型エピタキシャルシリコン層3の素子形成領域50の上面よりも高い位置に位置している。

## [0027]

次に、本実施形態では、図4に示すように、HDP-NSG膜7上に、減圧C VD法を用いて、約800 $^{\circ}$ Cの温度条件下で、HTO(High-Tempar ature Oxide)膜8を約300nm以上約500nm以下の厚みで形 成する。このHTO膜8は、HDP-NSG膜7よりも段差の被覆性(ステップ カバレッジ)に優れた膜である。その一方、HDP-NSG膜7は、HTO膜8 よりも埋め込み特性に優れている。このため、HDP-NSG膜7を用いること により浅い溝20を良好に埋め込むことが可能となる。なお、HDP-NSG膜 7は、本発明の「第1の膜」の一例であり、HTO膜8は、本発明の「第2の膜」の一例である。

## [0028]

なお、HTO膜8を約300nm以上で形成するのは、約300nmよりも小さい厚みになると、後述するエッチング不良の問題を解決できないからである。また、HTO膜8を約500nm以下の厚みで形成するのは、500nmよりも大きい厚みになると、HTO膜8およびHDP-NSG膜7をパターニングすることが困難になるからである。上記したHTO膜8の形成後、HTO膜8上の所定領域に、レジスト膜9を形成する。

#### [0029]

次に、図5に示すように、レジスト膜9をマスクとして、HTO膜8およびHDP-NSG膜7をドライエッチングすることによってパターニングする。この後、レジスト膜9を除去することによって、図6に示されるような形状が得られる。

## [0030]

そして、HTO膜8およびHDP-NSG膜7をハードマスクとして、N型エピタキシャルシリコン層3、N+型埋め込み層2およびP型シリコン基板1をドライエッチングすることによって、図7に示されるような、N+型埋め込み層2を分離するための深い溝30が形成される。なお、この深い溝30の形成時のエッチングによって、HTO膜8の厚みが薄くなる。この深い溝30は、N型エピタキシャルシリコン層3の上面から約6μmの深さを有するように形成する。なお、この深い溝30は、本発明の「第2の溝」の一例である。

#### (0031)

ここで、HTO膜8を形成しないで深い溝30を形成する場合の不都合について、図6、図7および図12を参照して説明する。図12は、図7に示した深い溝30の形成工程において、HTO膜8を形成しないでHDP-NSG膜7のみをハードマスクとしてエッチングを行った場合を示した断面図である。HDP-NSG膜7は、埋め込み性に優れ、かつ、成膜速度が速いため、浅い溝20を埋め込む膜としては最適である。その一方、HDP-NSG膜7は、堆積とエッチ



バックとを繰り返すことによって形成されるため、その膜厚分布は、N型エピタキシャルシリコン層3の段差部上の部分7a(図7参照)が非常に薄くなるという不都合がある。このため、HDP-NSG膜7のみをハードマスクとして深い溝30のエッチングを行うと、HDP-NSG膜7の部分7aが削られてN型エピタキシャルシリコン層3が露出し、その結果、図12に示すように、N型エピタキシャルシリコン層3の段差部においてスリット状のエッチング部31が形成されてしまうという不都合が生じる。

## [0032]

このような不都合を防止するため、本実施形態では、HDP-NSG膜7上に、HDP-NSG膜7よりも段差の被覆性に優れるHTO膜8を形成するとともに、HTO膜8およびHDP-NSG膜7をハードマスクとして、深い溝30のエッチングを行う。これにより、深い溝30の形成時のエッチングの際に、図12に示したようなスリット状のエッチング部31が形成されることがない。また、本実施形態では、スリット状のエッチング部31が確実に形成されないようにするため、上記したように、HTO膜8を約300nm以上の厚みで形成している。なお、深い溝30の形成時のエッチングの際に、マスクとなるHTO膜8のSiに対するエッチング選択比を向上できる場合には、HTO膜8を約300nmよりも小さい厚みで形成可能である。

## [0033]

図7に示した工程の後、本実施形態では、図8に示すように、深い溝30の内面に、熱酸化法を用いて、シリコン酸化膜(SiO2膜)10を形成する。

## [0034]

次に、図9に示すように、CVD法を用いて、深い溝30を埋め込むとともに、HTO膜8を覆うように、約800nmの厚みでポリシリコン膜11を形成する。なお、ポリシリコン膜11は、本発明の「埋め込み膜」の一例である。ここで、ポリシリコン膜11と、N型エピタキシャルシリコン層3、N+型埋め込み層2およびP型シリコン基板1との電気的絶縁は、シリコン酸化膜10によって図られている。

## [0035]

最後に、本実施形態では、 $Si_3N_4$ 膜5をストッパ膜として、CMP法を用いて、ポリシリコン膜11、HTO膜8およびHDP-NSG膜7の余分な堆積部分を同時に研磨することにより除去する。その後、 $Si_3N_4$ 膜5を約160  $\mathbb C$ の燐酸によって除去するとともに、シリコン酸化膜4を希釈フッ酸(HF)によって除去する。このシリコン酸化膜4の除去の際に、HDP-NSG膜7の表面も削られるので、最終的に、図10に示されるような平坦な上面を有する本実施形態による半導体装置の素子分離領域が形成される。

## [0036]

この後、図11に示すように、素子分離領域を覆うように、 $SiO_2$ 膜からなる絶縁膜 51 を形成する。そして、素子形成領域 50 上に、ベース電極 52 、ベース電極 52 を覆う  $SiO_2$ 膜からなる絶縁膜 53 、および、エミッタ電極 54 を形成することによって、バイポーラトランジスタが形成される。

## [0037]

本実施形態では、上記のように、浅い溝20内を埋め込むようにHDP-NSG膜7を形成するとともに、深い溝30内にポリシリコン膜11を形成した後、HDP-NSG膜7の余分な堆積部分およびポリシリコン膜11の余分な堆積部分を1回のCMP工程によって同時に研磨することによって、浅い溝20を埋め込む絶縁膜の余分な堆積部分と深い溝30を埋め込む埋め込み膜の余分な堆積部分と深い溝30を埋め込む埋め込み膜の余分な堆積部分とを別々のCMP工程で研磨する場合に比べて、製造プロセスを簡略化することができる。また、高価なCMP工程を1回行うだけでよいので、その分、製造コストを低減することができる。

## [0038]

また、上記実施形態では、埋め込み性に優れるが被覆性が悪いHDP-NSG膜7上に、HDP-NSG膜7よりも被覆性に優れるHTO膜8を形成するとともに、HTO膜8およびHDP-NSG膜7をハードマスクとして深い溝30のエッチングを行うことによって、深い溝30の形成の際のエッチング時に、N型エピタキシャルシリコン層3の段差部近傍のHDP-NSG膜7の部分7aが削られてスリット状のエッチング部31が形成されるのを有効に抑制することができる。これにより、エッチング不良が発生するのを抑制することができる。

## [0039]

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

## [0040]

たとえば、上記実施形態では、浅い溝20を埋め込むための絶縁膜として埋め込み特性に優れたHDP-NSG膜を用いたが、本発明はこれに限らず、他の絶縁膜を用いてもよい。

#### $[0\ 0\ 4\ 1]$

また、上記実施形態では、浅い溝 20 を埋め込む HDP-NSG 膜上に形成する段差の被覆性に優れた膜として、HTO 膜を用いたが、本発明はこれに限らず、被覆性がよく、かつ、深い溝のエッチング時のハードマスクとして機能する膜であれば、他の膜であってもよい。たとえば、LP-CVD 法(減圧CVD 法)、または、AP-CVD 法(常圧CVD 法)により形成された $SiO_2$  膜、TEOS 膜または  $Si_3N_4$  膜であってもよいし、塗布法を用いて形成された SOG 膜であってもよい。

#### [0042]

また、上記実施形態では、深い溝を埋め込む膜として、ポリシリコン膜を用いたが、本発明はこれに限らず、絶縁膜を用いてもよい。

#### [0043]

また、上記実施形態では、図7に示した深い溝30の形成の際に、レジスト膜9を除去した後HTO膜および8HDP-NSG膜7をハードマスクとしてエッチングを行ったが、本発明はこれに限らず、レジスト膜9を除去せずに、レジスト膜8、HTO膜8およびHDP-NSG膜7をマスクとしてエッチングを行ってもよい。このようにすれば、HTO膜8の厚みを小さくすることができる。

#### 【図面の簡単な説明】

#### 【図1】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説



明するための断面図である。

## 【図2】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

## 【図3】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### (図4)

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図5】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

## 【図6】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図7】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図8】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図9】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図10】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

## 【図11】

本発明の一実施形態による素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図12】

図7に示した本実施形態による深い溝の形成工程においてHTO膜を形成しない場合の不都合を説明するための断面図である。

#### 【図13】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図14】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

## 【図15】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図 である。

#### 【図16】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

## 【図17】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図18】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

## 【図19】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図20】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

## 【図21】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図 である。

## 【図22】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図である。

#### 【図23】

従来の素子分離領域を含む半導体装置の製造プロセスを説明するための断面図 である。


#### 【符号の説明】

- 1 P型シリコン基板(半導体基板)
- 2 N+型埋め込み層(半導体基板)
- 3 N型エピタキシャルシリコン層 (半導体基板)
- 7 HDP-NSG膜(第1の膜)
- 8 HTO膜(第2の膜)
- 11 ポリシリコン膜(埋め込み膜)
- 20 浅い溝(第1の溝)
- 30 深い溝(第2の溝)
- 50 素子形成領域


# 【書類名】

図面


図1]




[図2]




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】



【図22】



【図23】



【書類名】 要約書

## 【要約】

【課題】研磨工程数を低減することによって製造プロセスを簡略化するとともに製造コストを低減することが可能な半導体装置の製造方法を提供する。

【解決手段】この半導体装置の製造方法は、N型エピタキシャルシリコン層3の素子分離領域に浅い溝20を形成する工程と、高密度プラズマCVD法を用いて、浅い溝20内を埋め込むようにHDP-NSG膜7を形成する工程と、浅い溝20内に、浅い溝20よりも深さの大きい深い溝30を形成する工程と、深い溝30内にポリシリコン膜11を形成する工程と、HDP-NSG膜7の余分な堆積部分およびポリシリコン膜11の余分な堆積部分を同時にCMP法を用いて研磨する工程とを備えている。

【選択図】図9

特願2003-030463

## 出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社